Skip navigation
Please use this identifier to cite or link to this item: https://repositorio.ufpe.br/handle/123456789/2344
Title: Redução da potência dinâmica de circuitos integrados através da utilização de múltiplas tensões de alimentação
Authors: da Silva Clemente, Gabriela
Keywords: Otimização de potência; Low Power; Multi-VDD; Conversores de nível.
Issue Date: 31-Jan-2010
Publisher: Universidade Federal de Pernambuco
Citation: da Silva Clemente, Gabriela; Guilhermino da Silva Filho, Abel. Redução da potência dinâmica de circuitos integrados através da utilização de múltiplas tensões de alimentação. 2010. Dissertação (Mestrado). Programa de Pós-Graduação em Ciência da Computação, Universidade Federal de Pernambuco, Recife, 2010.
Abstract: Atualmente, a redução do consumo de potência é um dos principais desafios no domínio de projeto de circuitos integrados digitais. A evolução da tecnologia de fabricação dos circuitos integrados, chegando a dimensões nanométricas nos dias atuais, torna os problemas relacionados ao consumo de potência ainda mais críticos devido à alta densidade de transistores no chip. Apesar do crescente aumento do consumo de potência estática, a potência dinâmica, dissipada quando o nível lógico do transistor está em transição, ainda representa uma fração significante da potência consumida pelos dispositivos eletrônicos. A proposta deste trabalho é prover uma revisão das abordagens desenvolvidas com a finalidade de reduzir a potência dinâmica de circuitos integrados no nível de porta lógica utilizando a técnica Multi-VDD e, além disso, propor melhorias em uma das metodologias estudadas. A técnica Multi-VDD detecta as portas lógicas do circuito que podem ter suas tensões de alimentação reduzidas sem que violações de tempo sejam inseridas no circuito. Para manter a integridade dos sinais do circuito, eventualmente, células especiais chamadas conversores de nível precisam ser inseridas no circuito. O algoritmo proposto foi validado através de sua aplicação em circuitos do benchmark ISCAS85. Os resultados obtidos foram bastante satisfatórios atingindo em média uma redução de potência de 18,31% em relação ao consumo de potência dinâmica inicial quando se utilizou uma restrição de tempo menos conservadora, e de 4,27% com uma restrição de tempo conservadora
URI: https://repositorio.ufpe.br/handle/123456789/2344
Appears in Collections:Dissertações de Mestrado - Ciência da Computação

Files in This Item:
File Description SizeFormat 
arquivo3137_1.pdf1.23 MBAdobe PDFView/Open


This item is protected by original copyright



Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.