Por favor, use este identificador para citar o enlazar este ítem:
https://repositorio.ufpe.br/handle/123456789/15963
Comparte esta pagina
Registro completo de metadatos
Campo DC | Valor | Lengua/Idioma |
---|---|---|
dc.contributor.advisor | BARROS, Edna Natividade da Silva | - |
dc.contributor.author | SILVEIRA, Maria Cireno Ribeiro | - |
dc.date.accessioned | 2016-03-15T13:58:26Z | - |
dc.date.available | 2016-03-15T13:58:26Z | - |
dc.date.issued | 2015-03-09 | - |
dc.identifier.uri | https://repositorio.ufpe.br/handle/123456789/15963 | - |
dc.description.abstract | O prefetching é uma técnica considerada e ciente para mitigar um problema já conhecido em sistemas computacionais: a diferença entre o desempenho do processador e do acesso à memória. O objetivo do prefetching é aproximar o dado do processador retirando-o da memória e carregando na cache local. Uma vez que o dado seja requisitado pelo processador, ele já estará disponível na cache, reduzindo a taxa de perdas e a penalidade do sistema. Para sistemas multiprocessadores baseados em NoCs a e ciência do prefetching é ainda mais crítica em relação ao desempenho, uma vez que o tempo de acesso ao dado varia dependendo da distância entre processador e memória e do tráfego da rede. Este trabalho propõe um algoritmo de prefetching de dados temporizado, que tem como objetivo minimizar a penalidade dos núcleos através uma solução de prefetching baseada em predição de tempo para sistemas multiprocessadores baseados em NoC. O algoritmo utiliza um processo pró-ativo iniciado pelo servidor para realizar requisições de prefetching baseado no histórico de perdas de cache e informações da NoC. Nos experimentos realizados para 16 núcleos, o algoritmo proposto reduziu a penalidade dos processadores em 53,6% em comparação com o prefetching baseado em eventos (faltas na cache), sendo a maior redução de 29% da penalidade. | pt_BR |
dc.language.iso | por | pt_BR |
dc.publisher | Universidade Federal de Pernambuco | pt_BR |
dc.rights | openAccess | pt_BR |
dc.rights | Attribution-NonCommercial-NoDerivs 3.0 Brazil | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/3.0/br/ | * |
dc.subject | Multiprocessador | pt_BR |
dc.subject | Manycore | pt_BR |
dc.subject | Prefetching | pt_BR |
dc.subject | NoC - Network-on-Chip | pt_BR |
dc.subject | Coerência de cache | pt_BR |
dc.subject | Multiprocessor | pt_BR |
dc.subject | Manycore | pt_BR |
dc.subject | Prefetching | pt_BR |
dc.subject | NoC - Network-on-Chip | pt_BR |
dc.subject | Cache coherence | pt_BR |
dc.title | Algoritmo de prefetching de dados temporizado para sistemas multiprocessadores baseados em NOC | pt_BR |
dc.type | masterThesis | pt_BR |
dc.contributor.advisor-co | ARAÚJO, André Aziz Camilo de | pt_BR |
dc.contributor.authorLattes | http://lattes.cnpq.br/1815197797439289 | pt_BR |
dc.publisher.initials | UFPE | pt_BR |
dc.publisher.country | Brasil | pt_BR |
dc.degree.level | mestrado | pt_BR |
dc.contributor.advisorLattes | http://lattes.cnpq.br/6291354144339437 | pt_BR |
dc.publisher.program | Programa de Pos Graduacao em Ciencia da Computacao | pt_BR |
dc.description.abstractx | The prefetching technique is an e ective approach to mitigate a well-known problem in multi-core processors: the gap between computing and data access performance. The goal of prefetching is to approximate data to the CPU by retrieving the data from the memory and loading it in the cache. When the data is requested by the CPU, it is already available in the cache, reducing the miss rate and penalty. In multiprocessor NoC-based systems the prefetching e ciency is even more critical to system performance, since the access time depends of the distance between the requesting processor and the memory and also of the network tra c. This work proposes a temporized data prefetching algorithm that aims to minimize the penalty of the cores through one prefetching solution based on time prediction for multiprocessor NoC-based systems. The algorithm utilizes a proactive process initiated by the server to request prefetching data based on cache miss history and NoC's information. In the experiments for 16 cores, the proposed algorithm has successfully reduced the processors penalty in 53,6% compared to the event-based prefetching and the best case was a penalty reduction of 29%. | pt_BR |
Aparece en las colecciones: | Dissertações de Mestrado - Ciência da Informação |
Ficheros en este ítem:
Fichero | Descripción | Tamaño | Formato | |
---|---|---|---|---|
UFPE-MEI 2015-078 - Maria Cireno Ribeiro Silveira.pdf | 4,47 MB | Adobe PDF | ![]() Visualizar/Abrir |
Este ítem está protegido por copyright original |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons